000			00619nam a2200193Ia 4500
999			_c45432 _d45432
003			OSt
005			20181023043908.0
008			24418b pe ||||| |||| 00| 0 spa d
040			_cCentro de Información y Bibliotecas
082			_a004.145.ANGU.00
100			_aANGULO USATEGUI, JOSÉ MARÍA
100			_eAutor
245		0	_aMICROPROCESADORES 8086, 80286 Y 80386
250			_a1A. ed
260			_aESPAÑA
260			_bPARANINFO
260			_c1992
300			_a383
300			_c24.0
505			_aORIGEN Y DESARROLLO DE UNA LÍNEA ESTÁNDAR . -- UN REPASO A LA ARQUITECTURA DEL 8086 . -- REPERTORIO DE INSTRUCCIONES . -- CONSTITUCIÓN GENERAL Y MODOS DE TRABAJO DEL IAPX286 . -- MECANISMO DE DIRECCIONAMIENTO EN MODO PROTEGIDO . -- DESCRIPTORES DE SEGMENTO . -- PROTECCIÓN DEL SISTEMA LÓGICO Y NIVELES DE PRIVILEGIO . -- LAS TAREAS . -- PRESENTACIÓN DE LAS HERRAMIENTAS PARA DESARROLLO DE SOFTWARE . -- ARQUITECTURA DEL IAPX 286/10 . -- TRANSFERENCIA DE CONTROL. PUERTAS DE LLAMADA . -- PUESTAS DE TAREA . -- INTERRUPCIONES Y EXCEPCIONES . -- SEGMENTOS DE PILA . -- MANEJO DE LA HERRAMIENTAS PARA EL DESARROLLO DES SOFTWARE . -- EL SISTEMA LÓGICO DEL 80286 . -- INSTRUCCIONES PROPIAS DEL MODO PROTEGIDO . -- INICIALIZACIÓN . -- LOS NIVELES DEL PRIVILEGIO EN PROFUNDIDAD . -- EL SISTEMA OPERATIVO Y LA MEMORIA VIRTUAL . -- CONSTRUCCIÓN DE SISTEMAS . -- EL BUILDER 286 . -- ADAPTACIÓN FÍSICA DE LA MEMORIA . -- EL COPROCESADOR NUMÉRICO 80287 . -- INTRODUCCIÓN AL 80386 . -- ORGANIZACIÓN Y GESTIÓN DE LA MEMORIA . -- LOS REGISTROS INTERNOS . -- DIAGRAMAS DE CONEXIÓN Y CICLOS DEL BUS . -- INTERRUPCIONES Y OPERACIONES DE CONTROL . -- RESUMEN DEL SISTEMA LÓGICO . -- EL MECANISMO DE PROTECCIÓN
650			_aMICROPROCESADORES
700			_aANGULO USATEGUI, JOSÉ MARÍA
942			_cTM001 _2ddc