Circuitos Integrados Iii - Ejercicios y Prácticas de Laboratorio (Registro nro. 63366)
[ vista simple ]
| 000 -CABECERA | |
|---|---|
| campo de control de longitud fija | 00619nam a2200193Ia 4500 |
| 003 - IDENTIFICADOR DEL NÚMERO DE CONTROL | |
| campo de control | OSt |
| 005 - FECHA Y HORA DE LA ÚLTIMA TRANSACCIÓN | |
| campo de control | 20181023043908.0 |
| 008 - DATOS DE LONGITUD FIJA--INFORMACIÓN GENERAL | |
| campo de control de longitud fija | 24419b pe ||||| |||| 00| 0 spa d |
| 040 ## - FUENTE DE LA CATALOGACIÓN | |
| Centro/agencia transcriptor | Transcribing agency |
| 082 ## - NÚMERO DE LA CLASIFICACIÓN DECIMAL DEWEY | |
| Número de clasificación | 621.3815.ESCA.03 |
| 100 ## - ENTRADA PRINCIPAL--NOMBRE DE PERSONA | |
| Nombre de persona | Escaño Quero, Rafael |
| 100 ## - ENTRADA PRINCIPAL--NOMBRE DE PERSONA | |
| Término indicativo de función/relación | Autor |
| 245 #0 - MENCIÓN DE TÍTULO | |
| Título | Circuitos Integrados Iii - Ejercicios y Prácticas de Laboratorio |
| 250 ## - MENCIÓN DE EDICIÓN | |
| Mención de edición | 1A. ed |
| 260 ## - PUBLICACIÓN, DISTRIBUCIÓN, ETC. | |
| Lugar de publicación, distribución, etc. | ESPAÑA |
| 260 ## - PUBLICACIÓN, DISTRIBUCIÓN, ETC. | |
| Nombre del editor, distribuidor, etc. | UMA |
| 260 ## - PUBLICACIÓN, DISTRIBUCIÓN, ETC. | |
| Fecha de publicación, distribución, etc. | 2022 |
| 300 ## - DESCRIPCIÓN FÍSICA | |
| Extensión | 382 |
| 300 ## - DESCRIPCIÓN FÍSICA | |
| Dimensiones | 24.0 |
| 505 ## - NOTA DE CONTENIDO CON FORMATO | |
| Nota de contenido con formato | Prefacio . -- Cuestiones y Ejercicios del Manual (Circuitos Integrados) . -- Tema 0. Introducción y Recordatorio . -- 10.1. Parámetros y Expresiones Matemáticas de los Modelos . -- 10.2. Transistores Como Interruptores . -- 10.3. Ejercicios Resueltos y Propuestos . -- Tema I1. Fundamentos y Metodologías de los C.I.'S . -- 11.1. Cuestiones Resueltas o Propuestas . -- 11.2. Ejercicios Resueltos y Propuestos . -- Tema I2. Circuitos Combinacionales . -- 12.1. Cuestiones Resueltas o Propuestas . -- 12.2. Ejercicios Resueltos y Propuestos . -- Tema I3. Circuitos Regenerativos . -- 13.1. Cuestiones Resueltas o Propuestas . -- 13.2. Ejercicios Resueltos y Propuestos . -- Tema I4. Memorias Semiconductoras . -- 14.1. Cuestiones Resueltas o Propuestas . -- 14.2. Ejercicios Resueltos y Propuestos . -- Tema 5. Encapsulamientos de Ci's . -- 15.1. Ejercicios Resueltos y Propuestos . -- Cuestiones y Ejercicios del Manual Circuitos Integrados Ii . -- Tema Ii1. Procesos y Tecnologías de Fabricación . -- Ii1.1. Cuestiones Resueltas o Propuestas . -- Ii1.2. Ejercicios Resueltos y Propuestos . -- Tema Ii2.Conceptos y Elementos Analógicos . -- Ii 2.1. Ejercicios Propuestos y Resueltos . -- Tema Ii3. Bloques Básicos Analógicos . -- Ii3.1. Ejercicios Propuestos y Resueltos . -- Tema Ii4. Fundamentos de Amplificadores Cmos . -- Ii4.1. Ejercicios Propuestos y Resueltos . -- Prácticas de Laboratorio . -- Práctica 1. Diseño y Simulación Lógica con Standard Cells . -- 1.1. Introducción a la Herramienta Ic6.1 . -- 1.2. Celda Base de 1Bit con Operaciones de Desplazamientos . -- 1.3. Registro de 32Bits con Operaciones de Desplazamientos . -- 1.4. Realización y Simulación de un Contador Síncrono . -- Práctica 2. Diseño y Simulación Eléctrica con Transistores Mos . -- 2.1. Elementos Básicos con Transistores Mos . -- 2.2. Flip-Flop y Multiplexor 4X1 2.3. Registro de 8Bits con Opciones de Desplazamientos y Carga Práctica 3. Diseño y Simulación Eléctrica a Nivel de Layout 3.1. Elementos Básicos a Nivel de Layout 3.2. Flip-Flop D con Mux4x1 3.3. Regmux_4Bits (Opcional) Práctica 4. Implementación Mediante Asic y Fpga 4.1. Realizar un Chip Asic A) Generar el Fichero Top con Pads B) Netlist del Chip C) Lanzando Encounter-Edi D) Importando el Diseño E) Particiones en el Espacio para el "Core" F) Floorplan G) Power H) Place 1) Special Route J) Trial Route K) Ruteo del Circuito 4.2. Implementar el Circuito Mediante una Fpga 4.2.1. Generar los Ficheros para la Fpga A) Crear Macro Basado en Esquemático B) Simulación del Circuito Schematic/Hdl C) Implementación del Circuito D) Place And Route E) Generate 4.2.2. Simulación Temporal 4.2.3. Programar el Dispositivo |
| 650 ## - PUNTO DE ACCESO ADICIONAL DE MATERIA--TÉRMINO DE MATERIA | |
| Término de materia o nombre geográfico como elemento de entrada | HARDWARE (SOPORTE FÍSICO DEL ORDENADOR) |
| 650 ## - PUNTO DE ACCESO ADICIONAL DE MATERIA--TÉRMINO DE MATERIA | |
| Término de materia o nombre geográfico como elemento de entrada | INGENIERÍA ELECTRÓNICA |
| 700 ## - PUNTO DE ACCESO ADICIONAL--NOMBRE DE PERSONA | |
| Nombre de persona | Escaño Quero, Rafael |
| 942 ## - ELEMENTOS DE PUNTO DE ACCESO ADICIONAL (KOHA) | |
| Tipo de ítem Koha | Libros |
| Fuente del sistema de clasificación o colocación | |
| Estado de retiro | Estado de pérdida | Estado dañado | No para préstamo | Código de colección | Localización permanente | Ubicación/localización actual | Ubicación en estantería | Fecha de adquisición | Coste, precio normal de compra | Signatura topográfica completa | Código de barras | Fecha visto por última vez | Número de copia | Coste, precio de reemplazo | Precio válido a partir de | Tipo de ítem Koha |
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| BIBCE-CSING (Biblioteca Central - 1er piso) | Biblioteca Central | Biblioteca Central | 2024-04-19 | 0.00 | 621.3815.ESCA.03 | 73359 | 2024-04-19 | 1e. | 0.00 | 2024-04-19 | Libros |